VHDL로 구현한 스탑워치(Stop watch) DE2-70 Base

역시

VHDL+Altera Quartus 와 친해지기 위해서 진행하고 있는 연습작들이다.

뭐 실 개발에 쓸 일이 거의 없겠지만

그래도 생각한 것을 구현했다는 것에 중점을 두고 싶다.

 

DE2-70의 KEY0가 눌리면 시작/정지, KEY1이 눌리면 리셋이다.

뭐 Lap time 이런 것이라도 구현할까 하다가 귀차니즘에 밀려서 그만뒀다.

 

0.0001초 단위부터 10분단위까지 사용 가능하다.

하지만 KEY 버튼이 너무 민감한 것인지 내 손이 저주 받았는지 start-stop이 잘 안먹는다.

그냥 스위치로 할 것을 그랬나보다.

 

 

동작 동영상이다.

역시 동작 버튼의 삑사리 때문에 두번 세번 누르는 장면이 있다.

옆에는 휴대폰으로 오차가 있나 없나 보는중이다.

 

 

 

===============================

반응형