반응형

FGPA_Verilog_VHDL 14

NIOS 및 FPGA 공부를 위해 구매한 DE2-70 보드

NIOS 및 FPGA, Verilog, VHDL을 공부하기 위해 구매한 DE-70 보드이다. Altera Cyclone2 EP2C70 기반이다. 제품의 모습은 아래와 같다. 클릭해서 보면 잘보인다. 자세한 사양은 아래와 같다. The DE2-70 board has many features that allow the user to implement a wide range of designed circuits, from simple circuits to various multimedia projects. USB Blaster (on board) for programming and user API control; both JTAG and Active Serial (AS) programming modes are..

FGPA_Verilog_VHDL 2009.01.07

DE2-70 보드에서 LED Shift Blink 프로그램

잠깐 일이 있어서 테스트 프로그램을 작성하던 중 간단하게 만든 프로그램이다 무한루프로 계속 LED가 점등돼게 해놨다. ========================================================================== #include #include #include "system.h" #include "sys/alt_sys_init.h" #include "sys/alt_irq.h" #include "sys/alt_flash.h" #include "sys/alt_flash_dev.h" #include "sys/alt_timestamp.h" #include "sys/alt_dev.h" #include "alt_types.h" #include "sys/alt_stdio.h" ..

FGPA_Verilog_VHDL 2008.08.28

IOWR() 와 IOWR_xxDIRECT의 차이점에 관해서 함.. 고찰..

Nios에서는 2개의 data transfer방식이 있다. 1. registered 방식 (avalon native) 2. memory 방식 (avalon dynamic) 일반적으로 registered방식은 external peripheral 같은 곳에 사용이 되고, memory방식은 memory같은 곳에 사용이된다. 이러한 두가지 transfer을 구분하기 위해 에서 아래와 같은 function들이 제공된다. 1. Registered 방식 access : IOWR(), IORD() 2. Memory 방식 access : IOWR_xxDIRECT(), IORD_xxDIRECT() [xx : data width] 한가지 예로써 32bit sdram을 write 할때를 보면 IOWR(sdram..

FGPA_Verilog_VHDL 2008.05.07

HAL에 SDRAM 접근 표준 함수는 없는 것 같음...

File descriptor와 File pointer를 이용하여 sdram을 접근해보려고 했으나file descriptor 생성부터 안되는 것을 보니 아마도 안되는 것 같다. 그래서 IOWR, IORD 매크로로 접근하니 일단 잘 읽어지고 잘 써진다.SDRAM 컨트롤은 일단 이것으로 패스!! IOWR /IORD 매크로의 사용은 다음과 같이 했다. #include "io.h" //IORD,IOWR 이 정의된 헤더파일 unsigned char temp1, value=0xff;int offset=0x1ff; IOWR(SDRAM_BASE, offset, value);temp1=IORD(SDRAM_BASE, offset); printf("0x%x \r\n", temp1); 이런식이다.

FGPA_Verilog_VHDL 2008.05.07

내가 하는 NIOS core SOPC와 실제 핀 mapping

맞는지 안맞는지도 모르고 일단 되면 한다!! SOPC 빌더에서 SOPC를 생성하면 쿼터스에 SOPC에서 생성했던 이름과 같은 vhd/v 파일이 생성된다. 만일 내가 NIOS 라고 SOPC의 이름을 지었다면 NIOS.vhd(VHDL), NIOS.v(verilog) 중의 1개 파일이 생성될 것이다. VHDL을 예로 들면쿼터스에서 NIOS.vhd 파일을 열어보면 내가 SOPC 빌더에서 추가했던 peripheral과 component 들이명시되어 있고 이녀석이 NIOS core와 어떻게 연결되는지 명세 되어 있다.나같은 경우 DE2-70에 있는 것을 따라했더니 20000라인 정도의 코드가 생성되었다. 이중에서 entity nios is ~~~~~~~~ end nios; 가 내가 필요한 부분이다. 왜나하면 나중에..

반응형